飛凌干貨丨細說GPIO復用-基于LS1043A平臺
OK1043A-C開發板上市已有一段時間，大家對LS1043A有了初步體驗，小編今天就分享一個最常用到的技能： GPIO的復用 。
01LS1043A GPIO 概況
LS1043A 有四組GPIO，分別為：
GPIO1[13]只能做輸出
GPIO單元包括以下功能：
· 支持32個通用輸入/輸出端口
· 復位期間所有信號均為高阻態
· 所有端口的開漏功能
· 所有端口都可以選擇在更改狀態時生成中斷
· 端口可以與其他功能信號復用
02 GPIO 寄存器介紹
GPIO內存映射
GPIO1 base address:230_0000h
GPIO2 base address:231_0000h
GPIO3 base address:232_0000h
GPIO4 base address:233_0000h
1．GPIO direction register (GPDIR) GPIO方向寄存器（GPDIR）定義各個引腳的方向。方向，指示引腳是用作輸入還是輸出。
00000000000000000000000000000000b - 相應的引腳是輸入。
00000000000000000000000000000001b-相應的引腳是輸出。
2. GPIO open drain register (GPODR) GPIO開漏寄存器（GPODR）定義了各個端口驅動其輸出的方式。開漏配置，指示信號是作為輸出主動驅動還是開漏驅動器。該寄存器對GPDIR中編程為輸入的信號沒有影響。
00000000000000000000000000000000b - 相應的信號作為輸出被主動驅動。
00000000000000000000000000000001b-相應的信號是漏極開路驅動器。作為輸出，信號被驅動為低電平有效，否則它不被驅動（高阻抗）。
3. GPIO data register (GPDAT) GPIO數據寄存器（GPDAT）承載各個端口的數據輸入/輸出。數據，寫入該寄存器會鎖存在外部引腳上顯示的數據，前提是相應的GPDIR位配置為輸出。
當GPDIR處于輸出模式時，GPDAT讀操作會在返回引腳處的數據。
當GPDIR處于輸入模式時，GPDAT讀操作返回端口的狀態。
4. GPIO interrupt event register (GPIER) GPIO中斷事件寄存器（GPIER）攜帶導致中斷的事件的信息。GPIER中的每個位對應一個中斷源。通過寫入來清除GPIER位。但是，寫零無效。中斷事件，指示相應的GPIO信號是否發生中斷事件。
00000000000000000000000000000000b-相應的GPIO信號上沒有發生中斷事件。
00000000000000000000000000000001b-相應的GPIO信號發生中斷事件。
5. GPIO interrupt mask register(GPIMR) GPIO中斷屏蔽寄存器（GPIMR）定義各個端口的中斷屏蔽。發生屏蔽中斷請求時，無論GPIMR狀態如何，都會設置相應的GPIER位。當發生一個或多個非屏蔽中斷事件時，GPIO模塊向中斷控制器發出中斷。中斷掩碼，指示是否屏蔽或未屏蔽相應GPIO信號的中斷事件。
00000000000000000000000000000000b - 屏蔽（禁用）輸入中斷信號。
0000000000000000000000000000000001b - 未屏蔽（啟用）輸入中斷信號。
6. GPIO interrupt control register(GPICR) GPlO中斷控制寄存器（GPICR）確定相應的端口線是否在從高到低的變化或信號狀態的任何變化時斷言中斷請求。
邊沿檢測模式，相應的端口線根據以下內容斷言中斷請求：
00000000000000000000000000000000b-對端口狀態的任何更改都會生成中斷請求。
00000000000000000000000000000001b-端口上由高到低的更改生成中斷請求。
03GPIO 在 LS1043A 的配置
1. rcw配置階段
LS1043A的引腳配置信息文件路徑：
OK10xx-linux-fs/flexbuildpackages/firmware/rcw/ls1043aqds/ls1043a.rcwi
LS1043A引腳修改生效路徑：
OK10xx-linux-fs/flexbuild/packages/firmware/rcw/ls1043ardb/RR_FQPP_1455/rcw_1600_qspiboot.rcw
對應使用方法參考CPU手冊3.4Signal multiplexing details 章節
以 SPI,eSDHC, USB and GPIO2 signal multiplexing復用為GPIO2[]為例
通過此圖可知，當SPI_EXT為010時引腳被配置為GPIO
從引腳生效路徑來看SPI_EXT原始配置為SPI_EXT=1 引腳生效路徑中“=”后面的值為十六進制，在修改SPI_EXT的值的時候需要將二進制轉換為十六進制即SPI_EXT=2
修改后如下，修改完重新編譯燒寫即可。
2. 開發板驗證階段
root@localhost:~# ls /sys/class/GPIO/
export GPIOchip384/ GPIOchip416/ GPIOchip448/ GPIOchip480/unexport
輸入上述命令出現四組GPIOchip，一般對應關系為
GPIOchip480 對應GPIO1[]
GPIOchip448 對應GPIO2[]
GPIOchip416 對應GPIO3[]
GPIOchip384 對應GPIO4[]
若要驗證單個引腳則在此基礎上做加法即可，即GPIO2[x]=GPIOchip448+x
驗證工具為memtool文件系統中沒有此工具需要安裝：apt-getinstall memtool
root@localhost:~# echo 450 >/sys/class/GPIO/export
root@localhost:~# echo out >/sys/class/GPIO/GPIO450/direction
root@localhost:~# memtool md0x2310000
root@localhost:~# echo in > /sys/class/GPIO/GPIO450/direction
root@localhost:~# memtool md0x2310000
由上兩個圖看出當GPIO輸出方向發生改變時，寄存器的值也發生了變化。
00000020 -------> 0000 0000 0000 0000 0000 0000 0010 0000 此為GPIO2 base address寄存器的32位值，讀取順序為 24,25,26,27 28,29,30,31 16,17,18,19 20,21,22,23 8,9,10,11,12 13,14,15,16 0,1,2,3 4,5,6,7
可見第二位已經置為1即GPIO2[2]更改生效。
注：此方法只可適用于qspi啟動。
---- END ----
|
長按識別二維碼加關注 專注于智能設備核心平臺研發與制造
|
■ 關注“飛凌嵌入式”公眾號，不定期分享行業干貨及產品一線資料。 ■ 直接微信回復產品平臺，如“LS1043A”，即可快速獲取對應產品信息。 ■ 想要了解飛凌更多信息，歡迎與我們聯系： 銷售工程師：400-699-6866 國際業務部：0312-3102650-854 技術服務部：0312-3119192 方案定制類：17713286015 （杜工），18633238067（王工)
■ 實時技術支持： AM 9:00—11:30，PM 13:30—17:00（周一至周五） |
相關產品 >
-
FET1046A-C核心板
4核1.8GHz，原生8網口靈活擴展|LS1046A 系列ARM工控核心板基于 NXP公司的LS1046A高性能64位ARM四核處理器。LS1046A處理器將四個64位ARM Cortex-A72內核與數據包處理加速和高速外設相集成，CoreMark跑分高達45000，LS1046A強大的網絡處理能力和豐富的高速接口,適用于工業路由、邊緣計算網關、IP-PBX等產品，以及邊緣計算、 能源物聯網、智慧城市、工業自動化、視頻監控等應用領域。
了解詳情
-
OK1046A-C2開發板
4核1.8GHz，原生8網口，支持萬兆網絡|
飛凌嵌入式LS1046a ARM工控主板系列LS1046開發板 基于 NXP LS1046A 四核Cortex A72 CPU,強大的萬兆網絡處理能力和豐富的高速接口，CoreMark跑分高達45000。飛凌不僅僅提供了LS1046A開發板套件，還提供了調試心得、LS1046A硬件數據手冊，并根據應用情況發布了 LS1046A 5G CPE 工業網關方案、邊緣計算網關方案，降低了客戶二次開發的難度。更多關于LS1046A的解決方案，產品詳情，您可以登入飛凌嵌入式官網了解。
了解詳情
-
FET1043A-C核心板
LS1043A處理器是恩智浦推出的一款面向嵌入式網絡的四核64位ARM處理器。LS1023A (雙核)和LS1043A (四核)支持無風扇設計，超過10 Gbps的性能。LS1043A和LS1023A能夠面向無線LAN和以太網供電系統方案提供額外的功耗節省。支持引腳兼容設計，可擴展至LS1046A (四核A72處理器)或LS1088A (十核A53處理器)。
飛凌LS1043系列核心板，基于NXP公司的LS1043A四核處理器設計，主頻1.6GHz，ARM Cortex-A53架構。原生支持1個10Gbps和6個1000Mbps。支持PCIe 2.0、SATA3.0、USB3.0、UART、IIC等功能接口 了解詳情
-
OK1043A-C開發板
LS1043A開發板基于四核64位Arm Cortex-A53 LS1043A的處理器專為嵌入式網絡應用而設計，主頻1.6GHz，板載資源豐富，原生支持7 個Ethernet。 飛凌OK1043A-C開發板上市已有一段時間,大家對LS1043A有了初步體驗，飛凌也優化了很多資料，幫助客戶使用LS1043應用解決方案套件，包括LS1043軟件手冊、LS1043硬件手冊、LS1043引腳定義等，客戶可以通過這些LS1043的資料快速完成產品原型設計開發工作。
了解詳情
換一批
