OK1046A-C SerDes通道分配和多路復(fù)用
LS1046A處理器基于QorIQ LS系列架構(gòu)，將四個(gè)Arm?Cortex?-A72處理器內(nèi)核與數(shù)據(jù)通道加速和網(wǎng)絡(luò)，網(wǎng)絡(luò)連接，網(wǎng)絡(luò)附加存儲(chǔ)，打印和成像以及通用所需的網(wǎng)絡(luò)，外部設(shè)置接口相結(jié)合。
其SerDes模塊功能強(qiáng)大，相互關(guān)系稍微復(fù)雜，因此本文通過對(duì)CPU SerDes通道的相對(duì)關(guān)系的分析，以及LS1046A開發(fā)板對(duì)于SerDes配置的梳理，希望可以幫助用戶在使用我們LS1046A開發(fā)板或者自己做一件的時(shí)候?qū)erDes通道的配置有一個(gè)清晰的思路。
1，SerDes配置方法
可通過設(shè)置以下寄存器對(duì)SerDes進(jìn)行配置：
■SerDes 1配置：
·協(xié)議：使用RCW選擇[SRDS_PRTCL_S1]
·PLL：使用RCW啟用[SRDS_PLL_PD_S1]
·PLL參考時(shí)鐘：RCW [SRDS_PLL_REF_CLK_SEL_S1]
·（速率由協(xié)議選擇決定）
■SerDes 2配置：
·協(xié)議：使用RCW選擇[SRDS_PRTCL_S2]
·PLL：使用RCW啟用[SRDS_PLL_PD_S2]
·PLL參考時(shí)鐘：RCW [SRDS_PLL_REF_CLK_SEL_S2]
·最大速率：使用以下方法選擇：
·PCIe：RCW [SRDS_DIV_PEX_S2]
·SATA速率選擇在軟件中完成
2，SerDes協(xié)議
公認(rèn)展示了SerDes的協(xié)議，圖中使用了以下符號(hào)約定：
■框架管理器（FMan）的SGMII表示法：
·SGMII.n表示SGMII（1通道@ 1.25 Gbps或3.125 Gbps）
·“ n”表示FMan上的哪個(gè)MAC。
·例如，“ SGMII.9”表示FMan上用于MAC 9的SGMII。
■框架管理器（FMan）的QSGMII表示法：
·“ n”表示FMan上的哪個(gè)MAC。
·例如，“ QSGMII.1,2,5,6”表示用于MAC1，MAC2，MAC5的QSGMII
■FMan的XFI表示法：
·XFI.n表示XFI（1通道@ 10.3125 Gbps）
·“ n”表示FMan上的哪個(gè)MAC。
·例如，“ XFI.9”表示FMan上的MAC 9的XFI。
■PCI Express：
·PCIen（8/5 / 2.5）表示PCI Express最高可運(yùn)行8或5或2.5 Gbps，具體取決于最大速率選擇和培訓(xùn)。
·“ n”表示第n個(gè)PCIe
■SATA：
·SATAn（6/3 / 1.5）表示SATA以6或3或1.5 Gbps的速度運(yùn)行，具體取決于速率選擇。如SATA 3.0中所述，選擇速率由PxSCTL [SPD]寄存器執(zhí)行。
上表中第一列為RCW [SRDS_PRTCL_S1 / 2]寄存器可配置的值，2?5列為SerDes1 / 2的四個(gè)通道對(duì)應(yīng)的配置，6、7列為A，B，C，D通道對(duì)應(yīng)的PLL通道。其中第6列表示PCIe配置為PCIe Gen1 / 2時(shí)對(duì)應(yīng)的PLL映射，第7列表示PCIe配置為PCIe Gen3時(shí)對(duì)應(yīng)的PLL映射。PCIeGen1 / 2/3可通過RCW [SRDS_DIV_PEX_Sn]進(jìn)行配置。
每一行即為A，B，C，D四個(gè)通道對(duì)應(yīng)不同寄存器的配置。
3，SerDes協(xié)議規(guī)則
SerDes選擇的有效配置決定以下內(nèi)容：
·永久在SerDes1和SerDes2上同時(shí)選擇PCIe.1。
·當(dāng)SRDS_PRTCL_S1 = 0x3333且SRDS_REFCLK_SEL_S1為0'b0時(shí)，必須使用SRDS_PLL_PD_S1關(guān)閉SerDes1 PLL1。
·當(dāng)SRDS_PRTCL_S2 = 0x8888且SRDS_REFCLK_SEL_S2為0'b0時(shí)，必須使用SRDS_PLL_PD_S2關(guān)閉SerDes2 PLL1。
4，幀管理器MAC
每個(gè)FMan支持8個(gè)MAC。這些MAC支持不同的協(xié)議，如下表所示。
需要注意的是：
1. FMAN不支持任何速度的半雙工功能。2。MAC 1、5、6、10被用作QSGMII。
5，SerDes時(shí)鐘
每個(gè)支持的SerDes協(xié)議允許有限的一個(gè)有效的SerDes相關(guān)RCW分段和參考時(shí)鐘頻率，如下表所示：
6，OK1046A-C開發(fā)板相關(guān)配置
LS1046A核心板SerDes1：
LS1046A核心板SerDes2：
LS1046A主板SerDes1：
LS1046A主板SerDes2：
默認(rèn)LS1046A開發(fā)板SerDes1配置為1014，SerDes2配置為5559。如果客戶自己放置交換機(jī)，則可以根據(jù)自己的需求按照Table31-1與Table31-2來配置SerDes1 / 2。
有關(guān)SerDes的具體描述詳見QorIQ LS1046A參考手冊(cè)的第31章SerDes模塊。
相關(guān)產(chǎn)品 >
-
FET1046A-C核心板
4核1.8GHz，原生8網(wǎng)口靈活擴(kuò)展|LS1046A 系列ARM工控核心板基于 NXP公司的LS1046A高性能64位ARM四核處理器。LS1046A處理器將四個(gè)64位ARM Cortex-A72內(nèi)核與數(shù)據(jù)包處理加速和高速外設(shè)相集成，CoreMark跑分高達(dá)45000，LS1046A強(qiáng)大的網(wǎng)絡(luò)處理能力和豐富的高速接口,適用于工業(yè)路由、邊緣計(jì)算網(wǎng)關(guān)、IP-PBX等產(chǎn)品，以及邊緣計(jì)算、 能源物聯(lián)網(wǎng)、智慧城市、工業(yè)自動(dòng)化、視頻監(jiān)控等應(yīng)用領(lǐng)域。
了解詳情
-
OK1046A-C2開發(fā)板
4核1.8GHz，原生8網(wǎng)口，支持萬兆網(wǎng)絡(luò)|
飛凌嵌入式LS1046a ARM工控主板系列LS1046開發(fā)板 基于 NXP LS1046A 四核Cortex A72 CPU,強(qiáng)大的萬兆網(wǎng)絡(luò)處理能力和豐富的高速接口，CoreMark跑分高達(dá)45000。飛凌不僅僅提供了LS1046A開發(fā)板套件，還提供了調(diào)試心得、LS1046A硬件數(shù)據(jù)手冊(cè)，并根據(jù)應(yīng)用情況發(fā)布了 LS1046A 5G CPE 工業(yè)網(wǎng)關(guān)方案、邊緣計(jì)算網(wǎng)關(guān)方案，降低了客戶二次開發(fā)的難度。更多關(guān)于LS1046A的解決方案，產(chǎn)品詳情，您可以登入飛凌嵌入式官網(wǎng)了解。
了解詳情
換一批
